

CIRCUITE BASCULANTE BISTABILE

Circuitele basculante bistabile (CBB) sunt circuite logice secvențiale cu 2 stări stabile (distincte), tranziția între cele 2 stări făcându-se odată cu aplicarea unor semnale de comandă din exterior. Ele sunt circuite cu memorie, ceea ce înseamnă că, examinând ieșirile, se poate deduce ultima comandă aplicată la intrare. Aplicațiile acestor circuite sunt multiple, ele stând la baza tuturor circuitelor logice secvențiale: numărătoare, registre, memorii RAM, etc.

Există 4 tipuri de circuite basculante bistabile:

- R-S
- J-K
- D
- T

1. CBB de tip R-S

Acest tip de CBB are 2 intrări de comandă notate S (*Set*) și R (*Reset*) și 2 ieșiri Q și \bar{Q} complementare. Intrarea S folosește pentru înscrierea informației în circuit (prin convenție informația înseamnă 1), iar intrarea R este destinată ștergerii informației din circuit. Aplicând 1 logic pe una din cele 2 intrări efectul va fi cel descris mai sus.

Tabelul de adevăr al unui astfel de circuit este următorul:

tn			tn+1	
R_n	S_n	Q_n	Q_{n+1}	
0	0	0	0	$Q_{n+1}=Q_n$
0	0	1	1	$Q_{n+1}=Q_n$
0	1	0	1	$Q_{n+1}=1$
0	1	1	1	$Q_{n+1}=1$
1	0	0	0	$Q_{n+1}=0$
1	0	1	0	$Q_{n+1}=0$
1	1	0	?	
1	1	1	?	

Funcționarea circuitului, conform tabelului alăturat este următoarea:

- dacă intrările de comandă sunt inactice ($R_n=S_n=0$) starea circuitului nu se schimbă ($Q_{n+1}=Q_n$), caz în care se spune că circuitul își păstrează starea.
- dacă intrarea S este activă ($S_n=1, R_n=0$) informația se înscrie în circuit ($Q_{n+1}=1$) indiferent de starea anterioară a circuitului.

LUCRAREA nr. 9.

- dacă intrarea R este activă ($S_n=0, R_n=1$) informația se șterge din circuit ($Q_{n+1}=0$) indiferent de starea anterioară a circuitului.
- cazul $R_n=S_n=1$ nu are sens, deoarece nu este logic să scrii și să ștergi informația simultan. Condiția de bună funcționare a circuitului este $R_n \cdot S_n=0$

În cele de mai sus t_n este momentul actual, iar R_n, S_n, Q_n sunt intrările și ieșirea la momentul actual, iar t_{n+1} este momentul următor, Q_{n+1} este ieșirea la momentul următor. Sinteza circuitului se face considerând Q_{n+1} semnal de ieșire. Diagramele Karnaugh pentru cele 2 ieșiri sunt următoarele:

Pentru a realiza sinteza cu porți ȘI-NU relațiile pot fi prelucrate utilizând th.

Q_n	$S_n R_n$	00	01	11	10
0		0	0	X	1
1		1	0	X	1

Q_n	$S_n R_n$	00	01	11	10
0		1	1	X	0
1		0	1	X	0

$$Q_{n+1} = S_n + Q_n \cdot \overline{R_n}$$


$$\overline{Q_{n+1}} = R_n + \overline{Q_n} \cdot \overline{S_n}$$

lui de Morgan:

$$Q_{n+1} = \overline{\overline{Q_{n+1}}} = \overline{\overline{(S_n + Q_n \cdot \overline{R_n})}} = \overline{\overline{S_n} \cdot \overline{(Q_n \cdot \overline{R_n})}}$$

$$\overline{Q_{n+1}} = \overline{\overline{\overline{Q_{n+1}}}} = \overline{\overline{(R_n + \overline{Q_n} \cdot \overline{S_n})}} = \overline{\overline{R_n} \cdot \overline{(\overline{Q_n} \cdot \overline{S_n})}}$$

Circuitul sintetizat arată ca în figura următoare:



Circuitul pe care l-am obținut este de fapt un CBB cu intrări active pe 0 logic. Intercalarea a 2 porți inversoare la intrare, aduce funcționarea conformă cu tabelul de adevăr. Practic există și circuitul fără inversoare, acesta având intrările active pe 0 logic.

Sinteza de mai sus se poate face și cu porți SAU-NU:

Q_n	$S_n R_n$	00	01	11	10
0		0	0	X	1
1		1	0	X	1

$$Q_{n+1} = (S_n + Q_n) \cdot \overline{R_n}$$

Q_n	$S_n R_n$	00	01	11	10
0		1	1	X	0
1		0	1	X	0


$$\overline{Q}_{n+1} = (R_n + \overline{Q}_n) \cdot \overline{S}_n$$

Prelucrate cu th. lui de Morgan relațiile devin:


$$Q_{n+1} = \overline{\overline{Q}_{n+1}} = \overline{(S_n + Q_n) \cdot R_n} = \overline{(Q_n + S_n)} + R_n$$

$$\overline{Q}_{n+1} = \overline{\overline{\overline{Q}_{n+1}}} = \overline{(R_n + \overline{Q}_n) \cdot S_n} = \overline{(Q_n + R_n)} + S_n$$

CBB R-S sintetizat cu porți SAU-NU este prezentat în figura următoare:



Circuitul analizat până acum este un circuit asincron. Foarte utilizată este și varianta sincronă, la care comenzile sunt activate de către un semnal de tact (vezi figura următoare). Atâta timp cât $T=0$ logic, cele 2 porți ȘI vor avea ieșirile în 0 logic indiferent de intrările de comandă R și S . În aceste condiții starea CBB nu poate fi modificată. Când $T=1$ logic atunci $R'=R$ și $S'=S$ ceea ce duce la funcționarea descrisă pentru varianta asincronă.



2. CBB de tip J-K

Acest tip de bistabil elimină starea de nedeterminare a CBB R-S. Acesta are 2 intrări de date J și K și o intrare de tact în varianta sincronă.

LUCRAREA nr. 9.

a) CBB J-K asincron

Tabelul de adevăr al circuitului este prezentat în continuare:

t_n			t_{n+1}	
J_n	K_n	Q_n	Q_{n+1}	
0	0	0	0	$Q_{n+1}=Q_n$
0	0	1	1	$Q_{n+1}=Q_n$
0	1	0	0	$Q_{n+1}=0$
0	1	1	0	$Q_{n+1}=0$
1	0	0	1	$Q_{n+1}=1$
1	0	1	1	$Q_{n+1}=1$
1	1	0	1	$Q_{n+1}=\overline{Q_n}$
1	1	1	0	$Q_{n+1}=\overline{Q_n}$

Intrarea J are același rol cu intrarea R a CBB $R-S$ iar intrarea K cu S . Diferența este aceea că atunci când $J=K=1$ nu mai există starea de nedeterminare, ci CBB își schimbă starea în cea complementară.

Diagramele Karnaugh asociate sunt următoarele:

Q_n	$J_n K_n$	00	01	11	10
0		0	0	1	1
1		1	0	0	1

Q_n	$J_n K_n$	00	01	11	10
0		1	1	0	0
1		0	1	1	0

$$Q_{n+1} = J_n \cdot \overline{Q_n} + Q_n \cdot \overline{K_n}$$


$$\overline{Q_{n+1}} = K_n \cdot Q_n + \overline{Q_n} \cdot J_n$$

Relațiile de mai sus pot fi aduse la o formă convenabilă:

$$Q_{n+1} = \overline{\overline{Q_{n+1}}} = \overline{K_n \cdot Q_n + Q_n + J_n \cdot \overline{Q_n}}$$

$$\overline{Q_{n+1}} = \overline{Q_{n+1}} = \overline{K_n \cdot Q_n + \overline{Q_n} + J_n \cdot \overline{Q_n}}$$

Bistabilul va arăta ca în figura următoare:



LUCRAREA nr. 9.

Blocul încadrat cu linie punctată, este un CBB R-S. Se pot deduce imediat relațiile de legătură dintre cele 2 tipuri de CBB:


$$R_n = J_n \cdot Q_n$$

$$S_n = K_n \cdot \overline{Q_n}$$

O altă variantă de implementare care decurge din relațiile de mai sus prin prelucrarea este următoarea:


$$\begin{aligned} \overline{R_n} &= \overline{K_n \cdot Q_n} \\ \overline{S_n} &= \overline{J_n \cdot \overline{Q_n}} \end{aligned}$$

cu schema logică prezentată în continuare:



b) CBB J-K sincron

Variantele sincrone ale CBB J-K, se obțin prin înlocuirea porților ȘI cu 2 intrări cu porți cu 3 intrări, pe cea de a treia conectându-se semnalul de tact:




Dezavantajul variantelor de CBB sincrone este acela că pentru $T=1$ circuitul oscilează.

c) CBB J-K master-slave

În scopul eliminării inconvenientului oscilației, s-a propus o structură de tip master-slave (stăpân - sclav). Aceasta este formată din 2 CBB J-K conectate în serie. Primul CBB (master-ul) memorează datele pe nivelul 1 logic al semnalului de tact T , timp în care cel de-al doilea (slave-ul) este

LUCRAREA nr. 9.

izolat. Pe nivel 0 logic al lui T , datele din master sunt transferate. Schema logică este prezentată în figura următoare.




Tabelul de adevăr asociat circuitului CBB JK master-slave este:

J_n	K_n	\overline{Ck}	Q_{n+1}
0	0	↓	Q_n
0	1	↓	0
1	0	↓	1
1	1	↓	$\overline{Q_n}$

Simbolul „↓” semnifică faptul că schimbarea valorilor la ieșire se face pe frontul negativ al semnalului de tact.

3. CBB de tip T

În mai multe aplicații CBB tip JK este utilizat cu $J=K=1$. Această conexiune reprezintă un alt tip de CBB: *CBB tip T* sau *celulă de numărare*.




Din formele de undă putem completa tabelul de adevăr al acestui circuit:

T	\overline{Ck}	Q_{n+1}
0	↓	Q_n
1	↓	$\overline{Q_n}$

Tot din formele de undă se observă că acest tip de CBB realizează divizarea frecvenței de tact cu 2. Atâta timp cât $T=1$, ieșirea schimbă starea la fiecare două tranziții ale semnalului de tact (pe fiecare front negativ). Această proprietate se poate utiliza la realizarea numărătoarelor.

4. Circuitul basculant bistabil de tip D

Acest tip de circuit basculant bistabil are o intrare de tip D (date) și o intrare de tact (Ck). Pe lângă acestea, el mai poate avea și două intrări asincrone R și S care sunt prioritare.



Valoarea de la intrare la momentul t_n apare la ieșire la momentul t_{n+1} , așa cum se observă și din tabelul de adevăr de mai jos.

t_n		t_{n+1}
D	Q_n	Q_{n+1}
0	0	0
0	1	0
1	0	1
1	1	1

Conform tabelului se observă că $Q_{n+1}=D_n$. Deci CBB tip D întârzie starea, adică ieșirea la momentul la t_{n+1} este aceeași cu intrarea la momentul t_n (celulă de întârziere sau de memorare). Acest gen de circuit este folosit la realizarea memoriilor RAM statice, a regiștrilor, dar și la realizarea

LUCRAREA nr. 9.

numărătoarelor. În general oricare tip de circuit basculant poate fi înlocuit cu altul. Acest lucru se face prin realizarea unor scheme de conversie.


3. Lucrări de efectuat în laborator

Se completează fișa de laborator disponibilă la adresa:


http://www.ee.tuiasi.ro/~demm/Digital_Circuits/FișaLab9.DOC

FIȘA LABORATOR

1. Se introduce schema CBB RS cu porți ȘI-NU în MaxPlus II și se simulează circuitul. Formele de undă rezultate se copie mai jos. Se notează timpii de întârziere și valorile logice pe formele de undă. Se compară rezultatele cu tabelul de adevăr. Se introduc și inversoarele pe intrări și se notează formele de undă obținute în acest caz.



2. Se introduce în MaxPlusII CBB JK master slave (JKFF) și se simulează. Se notează formele de undă, întârzierea și se compară cu tabelul de adevăr.



3. Se introduce în MaxPlusII CBB D master slave (DFF) și se simulează. Se notează formele de undă, întârzierea și se compară cu tabelul de adevăr.

