

CONVERTOARE NUMERIC-ANALOGICE – DAC

Autor: Conf.dr.ing. Constantin Harja

IV.8. DAC INDIRECTE

Dacă viteza nu este critică se pot utiliza DAC indirecte. Acestea transformă într-o primă etapă codul numeric într-un semnal analogic intermediar din care se obține mai departe semnalul analogic de ieșire. Semnalul intermediar poate fi un șir de impulsuri cu frecvența constantă și durata dependentă de codul numeric sau cu durata constantă și cu frecvența dependentă de codul numeric. În ambele cazuri valoarea medie a acestor impulsuri reprezintă mărimea de ieșire a DAC. Cele două tipuri se numesc DAC cu *conversiune intermediară în timp*, respectiv *în frecvență*.

IV.8.1. DAC INDIRECT CU NUMĂRĂTOR PRESETABIL

Schema de principiu a unui astfel de DAC este reprezentată în Fig.IV.18.




Fig.IV.18. DAC cu conversiune intermediară în timp și numărător presetabil.

Convertorul este constituit dintr-un generator de frecvență etalon, G , care produce impulsuri cu frecvența f_0 . Aceste impulsuri sunt aplicate printr-o poartă, P la intrarea de decrementare a unui numărător reversibil și presetabil. Numărătorul primește la intrările de date codul numeric de n biți, care este încărcat în numărător cu frecvență $f_0/2^n$, obținută prin divizare cu 2^n din f_0 și aplicată la intrarea de preset a numărătorului. Bistabilul B de comandă a porții P este trecut în starea *HIGH* odată cu presetarea numărătorului și deschide poarta P , apoi este resetat când numărătorul trece prin zero. Ca urmare, perioada impulsurilor de la ieșirea bistabilului va fi egală cu $2^n T_0$, unde $T_0 = 1/f_0$, iar durata acestora va avea valoarea:

$$NT_0 = \sum_{k=0}^{n-1} a_k 2^k T_0. \quad (IV.35)$$

Dacă impulsurile generate de bistabil au amplitudinea V , atunci valoarea medie va fi:

$$v_0 = \frac{\tau}{T} V = \frac{\sum_{k=0}^{n-1} a_k 2^k T_0}{2^n T_0} V = \frac{V}{2^n} \sum_{k=0}^{n-1} a_k 2^k. \quad (IV.36)$$

Valoarea medie poate fi extrasă cu ajutorul unui bloc (I), constituit dintr-un formator de impulsuri, $F.IM$ și un filtru trece-jos, FTJ . Altă soluție de obținere a mărimii de ieșire, poate fi măsurarea duratei impulsurilor cu ajutorul unui bloc (II), constituit dintr-un generator de tensiune

liniar-variabilă, GTL și un circuit detector de vârf, DV . În comparație cu extragerea valorii medii, această a doua soluție este mai complicată și mai puțin precisă, în schimb este mult mai rapidă.

IV.8.2. DAC INDIRECT CU NUMĂRĂTOR ȘI COMPARATOR NUMERIC

Schema de principiu a unui astfel de DAC este reprezentată în Fig.IV.19.




Fig.IV.19. DAC cu numărător și comparator numeric.

Codul numeric de intrare, de n biți este comparat în permanență cu codul numeric de la ieșirea unui numărător cu același număr de biți. Comparatorul numeric va avea ieșirea în starea *HIGH* dacă codul numeric de la numărător are valoare mai mică decât cel de la intrare și în starea *LOW* în caz contrar. Ca urmare, impulsurile de la ieșirea comparatorului numeric vor avea aceeași perioadă și durată ca și la pct.IV.8.1. Deci expresia valorii medii a impulsurilor de ieșire va avea forma (III.36).

IV.8.3. DAC INDIRECT CU GENERATOR DE SEMNAL PSEUDOALEATOR

Schema de principiu a unui astfel de DAC este reprezentată în Fig.IV.20. Deosebirea față de schema din Fig.IV.19 constă în faptul că secvența de 2^{n-1} coduri nu mai este generată în ordine crescătoare, ci este generată și aplicată comparatorului numeric în ordine pseudoaleatoare.




Fig.IV.20. DAC cu comparator numeric și generator de semnal pseudoaleator.

Ca urmare a celor menționate mai sus durata pe care semnalul de ieșire al comparatorului numeric se află în starea *HIGH* nu mai este continuă, ci este fragmentată și distribuită pe întreaga perioadă a unui ciclu. Acest aspect prezintă avantajul că ușurează sarcina *FTJ* care va trebui să aibă constantă de timp mult mai mică, deci viteza de răspuns va fi mai mare în aceeași măsură.


Convertoarele care funcționează pe bază de generator de semnal pseudoaleator mai sunt cunoscute și sub denumirea de *DAC stochastice*.

Convertoarele DAC cu conversiune intermediară în timp, indiferent de tip, pot fi realizate cu rezoluții de până la 10-12 biți sau mai mult, au timp de răspuns de ordinul milisecunde-zeci de milisecunde și pot funcționa cu semnale unipolare cât și bipolare.

IV.9. DAC CU FUNCȚIONARE SERIE

IV.9.1. DAC SERIE CU TRANSFER DIRECT DE SARCINĂ

(a)



Pentru prima semiperioadă a semnalului f_c , dacă bitul codului numeric este 1, este închis S_1 și

deschise S_2, S_3 , astfel încât condensatorul C_1 se încarcă la valoarea tensiunii de referință – V_r . Dacă bitul codului numeric este 0, este închis S_2 și deschise S_1, S_3 , astfel încât condensatorul C_1 se descarcă la valoarea zero volți. În a doua semiperioadă a semnalului f_c sunt deschise S_1, S_2 și închis S_3 , astfel încât condensatorul C_1 este conectat în paralel cu C_2 , tensiunile lor egalizându-se ca valoare. Deoarece, $C_1 = C_2$, rezultă că se egalizează și sarcinile electrice ale acestora.

Procesul descris mai sus se desfășoară bit cu bit, începând cu *LSB* și terminând cu *MSB*, după care este închis S_4 și C_0 se încarcă la aceeași tensiune cu C_2 , adică la ieșire va apare o tensiune proporțională cu valoarea codului numeric de intrare.

În *Tabel IV.4* se prezintă evoluția valorilor raportate la V_r ale tensiunilor de pe condensatoarele C_1, C_2 , unde v_{C1}^* și v_{C2}^* reprezintă valorile corespunzătoare din prima semiperioadă a tactului, iar v_{C2} – valoarea din a doua semiperioadă a tactului. Deoarece în prima semiperioadă a tactului C_1 este încărcat fie la V_r , fie la zero volți, iar în doua semiperioadă C_1 este conectat în paralel cu C_2 , se poate scrie relația:

$$v_{C2} = \frac{v_{C1}^* + v_{C2}^*}{2}. \quad (IV.37)$$

Tabel IV.4. Evoluția mărimilor caracteristice funcționării DAC serie

Nr.perioadă	x	v_{C1}^*	v_{C2}^*	v_{C2}
1	1	1	0	1/2
2	1	1	1/2	3/4
3	0	0	3/4	3/8
4	1	1	3/8	11/16
5	0	0	11/16	11/32
6	1	1	11/32	43/64
7	0	0	43/64	43/128
8	0	0	44/28	43/256
9	0	0	0	0

Având în vedere că în momentul inițial C_1 și C_2 sunt descărcate complet, cu (IV.37) se pot calcula valorile cu care evoluează tensiunea v_{C2} , valoarea finală fiind:

$$v_{C2} = \frac{N}{2^8} V_r = \frac{00101011}{2^8} V_r = \frac{43}{256} V_r. \quad (IV.38)$$

Totodată, (IV.37) poate fi scrisă și sub formă generică:

$$v_{C2}(k) = \frac{a_k V_r + v_{C2}(k-1)}{2}, \quad (IV.39)$$

unde a_k reprezintă valoarea bitului k , k fiind numărul de ordine al bitului. Dezvoltând (IV.39) pentru câteva valori ale lui k , corespunzătoare codului numeric 00101011, considerat ca exemplu în Fig.IV.21 și Tabel IV.3, se obțin relațiile de mai jos:

$$\begin{aligned}
v_{C2}(1) &= \frac{a_1 V_r + 0}{2} = V_r \frac{a_1}{2} = V_r a_1 2^{-1}; \\
v_{C2}(2) &= \frac{a_2 V_r + v_{C2}(1)}{2} = V_r (a_2 2^{-1} + a_1 2^{-2}); \\
&\vdots \\
v_{C2}(n) &= \frac{a_n V_r + v_{C2}(n-1)}{2} = V_r (a_n 2^{-1} + a_{n-1} 2^{-2} + \dots + a_1 2^{-n});
\end{aligned} \tag{IV.40}$$

deci:

$$v_{C2}(n) = V_r \sum_{k=1}^{k=n} b_k 2^{-k}, \tag{IV.41}$$

unde s-a inversat ordinea de numerotare a coeficienților a_k ($a_n \rightarrow b_1, \dots, a_1 \rightarrow b_n$).

IV.9.2. DAC SERIE CU TRANSFER CICLIC DE SARCINĂ

Schema de principiu a unui DAC serie cu transfer ciclic de sarcină este prezentată în Fig.IV.22. Comutatoarele S_1 și S_2 sunt comandate de biții codului serie. Dacă $a_k = 1$, este închis S_1 și deschis S_2 , iar dacă $a_k = 0$, este închis S_2 și deschis S_1 .

În condițiile precizate mai sus, curentul i_1 va avea valoarea:

$$i_1(k) = a_k \frac{V_r}{R}. \tag{IV.42}$$




Fig.IV.22. DAC serie cu transfer ciclic de sarcină:

Comutatoarele S_4 - S_7 sunt comandate alternativ. Pe durata unui bit se închid S_4 și S_7 , C_1 încărcându-se de la ieșirea lui U_2 , iar C_2 debitând la intrarea lui U_1 . Pe durata bitului următor, se închid S_5 și S_6 , C_2 încărcându-se de la ieșirea lui U_2 , iar C_1 debitând la intrarea lui U_1 . Ca urmare, curentul i_2 va avea valoarea:

$$i_2(k) = \frac{V_2(k-1)}{R}, \tag{IV.43}$$

unde s-a considerat $RC_1, RC_2 \gg T_c$, T_c fiind perioada impulsurilor de tact, astfel ca tensiunea și sarcina condensatoarelor să rămână constante pe durata T_c . Din (IV.42) și (IV.43) rezultă expresia tensiunii de la ieșirea U_2 , pentru bitul curent:

$$v_2(k) = [i_1(k) + i_2(k)] \frac{R}{2} = \frac{a_k V_r + v_2(k-1)}{2}. \tag{IV.44}$$

Dezvoltând (IV.44), se obțin relațiile:

$$\begin{aligned}
v_2(1) &= \frac{a_1 V_r + 0}{2} = V_r \frac{a_1}{2} = V_r a_1 2^{-1}; \\
v_2(2) &= \frac{a_2 V_r + v_2(1)}{2} = V_r (a_2 2^{-1} + a_1 2^{-2}); \\
&\vdots \\
v_2(n) &= \frac{a_n V_r + v_2(n-1)}{2} = V_r (a_n 2^{-1} + a_{n-1} 2^{-2} + \dots + a_1 2^{-n});
\end{aligned} \tag{IV.45}$$

deci:

$$v_2(n) = V_r \sum_{k=1}^{k=n} b_k 2^{-k}, \tag{IV.46}$$

unde s-a inversat ordinea de numerotare a coeficienților a_k ($a_n \rightarrow b_1, \dots, a_1 \rightarrow b_n$). Se observă că (IV.44)-(IV.46) au aceeași formă ca și (IV.39)-(IV.41).

După ce au fost recepționați toți biții codului binar se închide S_3 și astfel $v_2(n)$ este transferată la ieșire prin memorare pe C_0 , apoi se închid S_6, S_7 și S_8 , pentru a se aduce schema în starea inițială, în vederea recepției următorului cuvânt binar serial.

Dacă în cazul *DAC* cu transfer direct de sarcină (pct.IV.9.1) era necesară condiția $C_1 = C_2$, abaterea de la această condiție constituind o sursă de erori, la *DAC* cu transfer ciclic de sarcină C_1 și C_2 nu mai trebuie să fie riguros egale, însă această condiție apare transferată asupra rezistențelor din rețeaua de reacție a etajelor U_1 și U_2 . *DAC* cu transfer ciclic de sarcină este mai precis și de două ori mai rapid decât cel cu transfer direct, dar pentru aceasta schema electrică este ceva mai complicată.

Spre deosebire de aparatura numerică fără microprocesor unde *DAC* serie erau mai dificil de utilizat, în aparatura cu microprocesor acest tip de *DAC* poate fi utilizat cu succes, fiindcă printre alte avantaje permite și o separare galvanică mult mai simplă decât în cazul transmiterii datelor numerice în paralel. Prin urmare, informația de măsurare sau de execuție poate fi transmisă la destinație în format numeric, iar conversia analog-numerică poate fi efectuată la destinație.

IV.10. DAC CU COMPRIMARE

Extinderea tot mai mult a tehnicilor numerice de prelucrare a semnalelor reclamă existența unor *ADC* și *DAC* cu caracteristici de transfer neliniare. Una din situațiile particulare care necesită astfel de convertoare este prelucrarea semnalelor cu gamă dinamică mare, cum ar fi semnalele din domeniul audiofrecvenței. Gama dinamică, exprimată în decibeli, este dată de o relație de forma:

$$N = 20 \log(V_{\max}/V_{\min}) [\text{dB}]. \tag{IV.47}$$

Pentru *DAC* liniar, gama dinamică are expresia $V_{\max}/V_{\min} = 2^n/1$, unde n este numărul de biți. În acest caz, exprimând gama dinamică în decibeli, rezultă:

$$N = 20 \log(2^n) = 6n [\text{dB}]. \tag{IV.48}$$

De exemplu, un *DAC* liniar de 8 biți are o gamă dinamică de 256/1 sau 48 dB, iar unul de 10 biți are gama dinamică de 1024/1 sau 60 dB.

Precizia unui *DAC* constituie un parametru important în majoritatea aplicațiilor. Datorită cuantificării, precizia unui *DAC* se exprimă prin intermediul erorii raportate, fiindcă eroarea absolută este constantă și egală de obicei cu ponderea a $LSB/2$. Ca urmare, eroarea relativă variază invers proporțional cu valoarea măsurată. Deci, pentru a se menține eroarea relativă sub un nivel

acceptabil, trebuie mărit numărul de biți al DAC, ceea ce conduce la creșterea prețului în aceeași măsură. Totodată, DAC nu este utilizat eficient, fiindcă la limita inferioară a gamei de măsurare precizia este insuficientă, iar spre limita superioară devine mult mai mare decât este necesar.

Aceste cerințe contradictorii sunt satisfăcute mult mai bine de către un convertor cu caracteristică neliniară, numit și *convertor cu comprimare*. Tehnicile de compresie și decompresie sunt utilizate pe scară largă și în prelucrările pur analogice ale semnalelor, cum ar fi de exemplu prin amplificatoare logaritmice și exponențiale.

Pe lanțul de prelucrare numerică a unor astfel de semnale, cu gamă dinamică largă, ADC este tot neliniar și asigură compresia semnalelor, iar DAC realizează operația inversă, adică decompresia. De exemplu, un DAC de 8 biți utilizat pentru decompresia datelor numerice are caracteristica de transfer aproximată prin 8 segmente de dreaptă, pentru fiecare polaritate a semnalului, fiecare segment având 16 trepte egale. Cuvântul de 8 biți cuprinde un bit pentru selecția semnului, 3 biți pentru selecția unuia din cele 8 segmente de dreaptă și 4 biți pentru selecția uneia din cele 16 trepte. Valoarea treptelor este aceeași pentru un segment dat, dar se dublează pentru segmentul următor. Schema bloc a unui astfel de DAC este reprezentată în Fig.IV.23.

Generatorul curenților de segment, GCS, produce curenți ponderați binar ($I_1 = 2I_0$, $I_2 = 2I_1$, ..., $I_7 = 2I_6$), fiecare din cei 8 curenți corespunzând unui segment al caracteristicii. Primul segment pleacă din origine, iar celelalte pleacă de la un anumit curent de pedestal, egal cu suma curenților de valoare inferioară. Selecția curentului de segment, I_k și a celui de pedestal, I_{pk} , se realizează cu selectorul de curent, SC. Curentul I_k servește ca și curent de referință pentru generatorul curenților de treaptă, care este un generator *slave* și produce curenți cu valorile:

$$I_{k0} = \frac{1,5}{16,5} I_k; \quad I_{k1} = \frac{1}{16,5} I_k; \quad I_{k2} = \frac{2}{16,5} I_k; \quad I_{k3} = \frac{4}{16,5} I_k; \quad I_{k4} = \frac{8}{16,5} I_k. \quad (\text{IV.49})$$




Fig.IV.23. Principiul de funcționare al unui DAC cu comprimare:

(a) – schema bloc; (b) – sinteza funcției de decompresare.

Curentul I_k este divizat prin 16,5, în loc de 16, iar $I_{k0} = 1,5 \times \text{treaptă}$, în loc de o treaptă, astfel ca prima treaptă a noului segment să aibă valoarea numai de 1,5 ori mai mare decât treptele segmentului anterior pentru a se netezi caracteristica de transfer. Cu excepția primei trepte, celelalte au valoare dublă față de treptele segmentului anterior. Notând cu I_{S0} curentul primului segment și cu $I_{T0} = I_{S0}/16,5$ valoarea trepte de curent corespunzătoare primului segment, se poate calcula valoarea curentului pentru oricare din cele 256 de puncte de pe caracteristica bipolară de transfer a DAC:

$$I_0 = I_{pk} + I_{Tkn}, \quad (IV.50)$$

unde:

$$I_{pk} = \sum_{q=0}^{q=k-1} I_q = I_{S0} + 2I_{S0} + \dots + 2^{k-1} I_{S0} = (2^k - 1) I_{S0}; \quad (IV.51)$$

$$I_{Tkn} = N I_{Tk}; \text{ iar } I_{Tk} = 2I_{T(k-1)} = 2^2 I_{T(k-2)} = \dots = 2^k I_{T0}.$$

Prin urmare, (IV.49) devine:

$$I_0 = (2^k - 1) I_{S0} + N 2^k I_{T0}, \quad (IV.52)$$

unde $N = 0, 1, \dots, 15$ este numărul trepte, iar $N = 0, 1, \dots, 7$ – numărul segmentului.

Un DAC cu comprimare poate asigura o gamă dinamică de 72 dB și o eroare de 1,6%...3,2%, pe întreg domeniul de variație. Aceste tipuri de DAC sunt utilizate în domeniul audio ca generatoare de funcții, înregistrări numerice, control numeric al câștigului, sinteza vocii, reverberații și efecte speciale, atenuări logaritmice, interfețe pentru diverse traductoare, sisteme radar etc. Se realizează ca circuite integrate atât ca ADC pentru compresia semnalelor, cât și ca DAC pentru decompresie.

IV.11. DAC CU MULTIPLICARE

Așa după cum s-a mai menționat în acest capitol la pct.IV.2, caracteristica de transfer a unui DAC este descrisă matematic de o relație de forma:

$$X = X_0 N, \quad (IV.53)$$

unde X reprezintă mărimea analogică de ieșire, X – mărimea numerică de intrare, iar X_0 – o mărime analogică de referință, tensiune sau curent.

În aplicațiile practice curente care implică conversie numeric-analogică mărimea analogică de referință trebuie să fie de regulă constantă și cunoscută cu precizie, determinând precizia conversiei. Dacă mărimea de referință este variabilă, semnalul analogic de ieșire va reprezenta produsul dintre cele două mărimi de intrare, una fiind codul numeric, iar cealaltă mărimea analogică de referință.

În principiu orice DAC care are tensiune de referință externă poate funcționa cu tensiune de referință variabilă, evident între anumite limite și cu reducerea unor performanțe. Pentru a optimiza aceste regim de funcționare există DAC proiectate special în acest scop, cunoscute sub denumirea de DAC cu multiplicare. Aceste DAC sunt realizate de regulă cu referință de tensiune și rețele $R/2R$.

Un DAC cu multiplicare poate funcționa în 1, 2 sau 4 cadrane funcție de polaritățile celor 2 mărimi de intrare. În Fig.IV.24 este reprezentată caracteristica de transfer a unui DAC de 3 biți.




Fig.IV.24. Caracteristica de transfer a unui DAC cu multiplicare, de 3 biți.

DAC cu multiplicare au o gamă largă de aplicații, incluzând operații între o mărime analogică și una numerică sau între două mărimi analogice sau numerice, cu ieșire analogică sau numerică.